

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 02188970 A

(43) Date of publication of application: 25.07.90

(51)Int. CI **H01L 29/788 H01L 29/792**

(21)Application number: 01008006

(22)Date of filing: 17.01.89

(71)Applicant: TOSHIBA CORP

(72)Inventor: MORI SEIICHI

YOSHIKAWA KUNIYOSHI


(54)NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To obtain a highly reliable nonvolatile semiconductor storage device having excellent long-term data holding characteristics even when inter-layer insulating films between a floating and controlling gate electrodes are made thinner in thickness by constituting the inter-layer insulating films between the gate electrodes of a nitride film, oxide film, nitride film, and oxide film.

CONSTITUTION: In this nonvolatile storage device having a two-layer gate structure, inter-layer insulating films 14-17 between the first and second gate electrodes 13 and 18 are constituted to a four-layer structure of, from the first gate electrode 13 side, the first nitride film 14, first oxide film 15, second nitride film 16, and second oxide film 17. The optimum thicknesses of the films 14, 15, 16 and 17 are respectively ≤60Å, ≈50Å, 70-150Å, and ≈20Å. In addition, a floating gate electrode 13 constituted of a polycrystalline silicon film and controlling gate 18 constituted of a polycrystalline silicone film are respectively used as the first and

second gate electrodes 13 and 18. COPYRIGHT: (C)1990,JPO&Japio





19日本国特許庁(JP)

⑩特許出願公開

②公開特許公報(A) 平2-188970

®Int. Cl. 5

識別記号

庁内整理番号

码公開 平成2年(1990)7月25日

H 01 L 29/788 29/792

7514-5F H 01 L 29/78 3 7 1 審査請求 未請求 請求項の数 5 (全4頁)

公発明の名称 不揮発性半導体記憶装置

郊特 頭 平1-8006

20出 頤 平1(1989)1月17日

②発明者森 誠 一 神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合

研究所内

@発 明 者 告 川 邦 良 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江 武彦 外3名

明 钿 書

1. 発明の名称

不揮発性半導体記憶装置

2. 特許請求の範囲

(1) 2届ゲート構造を有する不揮発性記憶装置において、第1のゲート機極及び第2のゲート構極間の層間絶縁膜は、前記第1のゲート概極側から第1の窒化膜、第1の酸化膜、第2の窒化膜及び第2の酸化膜という4届構造から構成されていることを特徴とする不揮発性半導体記憶装置。

(2) 前記第1の32化膜の膜厚は60 A以下であることを特徴とする請求項1記載の不揮発性 半導体記憶装置。

(3) 前記第1の酸化膜の模厚は50 A以上であることを特徴とする請求項1 記載の不揮発性 半導体記憶装置。

(4) 前記第2の窒化膜の膜厚は70 A以上 150 A以下であることを特徴とする請求項1記 載の不揮発性半導体記憶装置。

(5) 前記第2の酸化膜の膜厚は20 A以上

であることを特徴とする請求項 1 記載の不揮発性 半導体記憶装置。

3. 発明の詳細な説明・

[発明の目的]

(産業上の利用分野)

本発明は2層ゲート構造を有する不揮発性記憶装置に関するもので、特にEPROM や BEPROMに使用されるものである。

(従来の技術)

ゲート電極側の酸化膜には高濃度に不能物を拡散させた多結晶シリコン (浮遊ゲート電極) の熱酸化膜を使用するため、その特性が悪くなっている。従って、半導体索子が微細化し瞬間絶程膜の薄膜化が進行すると、結果として長期電荷保持特性が保障できなくなる欠点がある。

(発明が解決しようとする課題)

このように、従来は、半導体業子の微細化により浮遊ゲート超極及び制御ゲート 超極間の層間 絶縁膜が薄膜化すると、長期電荷保持特性が劣化 する欠点があった。

よって、本発明の目的は、浮遊ゲート電極及び制御ゲート電極間の層間絶疑膜が薄膜化されても、長期データ保持特性に優れる信頼性の高い不揮発性記憶装置を提供することである。

[発明の構成]

(課題を解決するための手段)

上記目的を達成するために、本発明の不揮発性半導体記憶装置は、例えば多結晶シリコンの浮遊ゲート電極上に形成される層間絶繰線が、前記

けを抑制することができる。また、最下層のシリコン窒化膜を酸化することによりその上のシリコン酸化膜を形成することができ、前記シリコン酸化膜の膜質が向上し堆荷保持特性が向上する。

(実施例)

以下、図面を参照して本発明の一実施例を詳細に説明する。

第 1 図は本発明の不揮発性半導体記憶装置を示したものである。

p型シリコン基板10表面にはフィールド酸化膜11が形成されている。フィールド酸化膜12が形成されている。フィールド酸化膜12が形成されている。また、熱酸化膜12上には多結晶シリコンの浮遊ゲート電極13が形成されている。浮遊ゲート電極13側からシリコン窒化膜14並びにシリコン酸化膜15、シリコン窒化膜16及びシリコン酸化膜17の ON O視着の絶繰膜が形成されている。シリコン酸化膜17上には制御ゲート電極18が形成されている。なお、シリコン窒化膜14はシリコン酸化

浮遊ゲート電極側からシリコン窒化膜、シリコン 酸化膜、シリコン窓化膜、シリコン酸化膜という 4 層構造をしているものである。

また、前記第1の窓化模の膜厚を60 A 以下とすれば、制御ゲート電極からの正孔の注入を防止できるので効果的である。

さらに、前記第 1 の酸化機の膜厚を 5 0 人以上とすれば、充分なエネルギーギャップを確保し、かつ、キャリアのトンネリングを防止することができる。

また、前記第2の窒化膜の膜厚を70 A以上とすることにより浮遊ゲート電極からの電子の抜けを防止でき、また、150 A以下とすることにより正孔の注入を防止することができる。

さらに、前記第2の酸化膜の膜厚は制御ゲート電極からの正孔の注入を防止するため20人以上が良い。

(作 用)

このような構造によれば、各膜の膜厚を最適 化することにより浮遊ゲート電極からの電子の抜

膜15の膜質を向上させるが、この窒化膜14へ正孔 の注入が起こるためできるだけ薄い方が良く、例 えば60人以下とするのが望ましい。また、シリ コン酸化膜15は充分なエネルギーギャップを確保 し、かつ、キャリアの直接トンネリングを防止す るため50人以上が良い。シリコン窒化膜16は低 子の抜けを抑制するため70人以上とし、かつ、 正孔の注入を抑制するため150名以下とする。 さらに、制御ゲート電極18直下のシリコン酸化膜 17は新御ゲート電極18からの正孔の注入を抑制す るため20人以上が良い。 拡板10の表面領域には ソース領域19及びドレイン領域20が形成されてい る。 浮遊ゲート電極 13及び制御ゲート電極 18の表 面を覆って薄い熱酸化膜22が形成されている。全 面にはパッシベーション膜としてのCVD酸化膜 23が形成されている。そして、コンタクトホール を介してソース電極 24及びドレイン 電極 25が 形成 されている。

第2図(a)~(e)は本発明を紫外線消去型BPBOM セルに実施した場合の製造工程を示して

いる。なお、前記第1図と同一の部分には同じ符号が付してある。

まず、同図(a)に示すように、p型シリコ ン基板10の表面に選択酸化法によりフィールド酸 化膜11を形成する。この後、約900℃で無処理 を行い、基板10の素子領域表面に第1のゲート絶 経膜となる膜厚200Å程度の熱酸化膜12を形成 する。また、全面には浮遊ゲート電極となる膜原 4000人程度の第1の多結晶シリコン膜18°を 堆積形成する。さらに、POC13を拡散級とし て約900℃で第1の多結晶シリコン膜13 に リンを拡散させる。次に、同図(b)に示すよ うに、第1の多結晶シリコン膜13 上に例えば LPCVD法を用いて第1のシリコン窒化膜14を 110人程度堆積形成する。また、窒化膜14表面 を燃焼酸化法で酸化し、この窒化膜14表面に90 大程度の第1のシリコン酸化膜15を形成する。こ の時、窒化膜14は60人程度消費され50人程 度の膜厚となる。この後、酸化膜15上に例えば LPCVD法を用いて第2のシリコン窒化膜16を

超極13上には前記4層構造からなる第2のゲート 絶縁膜26が形成される。さらに、第2のゲート絶 緑膜2B上には第2の多結晶シリコン膜18°で構成 された制御ゲート電極18が形成される。続いて、 制御ゲート塩極18をマスクにしてヒ素をイオン生 入することにより、基板10の表面にn+型のソー ス領域19及びドレイン領域20を形成する。次に、 問図(e)に示すように、乾燥酸化雰囲気中で約 950℃の熱酸化を行い、浮遊ゲート電極18及び **制御ゲート電極18のそれぞれの表面に膜厚400** 人程度の薄い熱酸化膜22を形成する。また、全面 にパッシベーション顔としてリンをドープした膜 厚が O. 8 μ m 程度の C V D 酸化膜 28を堆積形成 する。さらに、写真触刻法によりコンタクトホー ルを開孔した後、全面には膜厚1.0μm程度の アルミニウムとシリコンからなる合金膜を堆積形 成する。この後、パターニングを行なって前記合 金膜によるソース増極24及びドレイン電極25を形 成する。

このようにして形成されたEPROM セルは、電

120 人程度堆積形成する。さらに、窒化膜18表 面を燃焼酸化法で酸化し、この窒化膜18表面に 30 ★程度の第2のシリコン酸化膜17を形成する。 この時、窒化膜16は20人程度消費され100人 程度の膜厚となる。これにより、浮遊ゲート電極 側から窓化膜 14(膜厚 5 0 Å)、酸化膜 15 (9 0 A)、窒化膦1B(100A)、酸化膦17(30A) という4階構造の層間絶録膜が形成される。次に、 周図(c)に示すように、全面には制御ゲート電 極となる膜厚4000人程度の第2の多結晶シリ コン膜18′を堆積形成する。さらに、POCД3 を拡散顔として約900℃で30分間、第2の多 特品シリコン膜 18° にリンを拡散させる。次に、 同図(d)に示すように、写真触刻法を用いて第 2 の 多 結 晶 シ リ コ ン 膜 18 、 酸 化 膜 17 、 窒 化 膜 16 、 酸化膜15、窒化膜14及び第1の多結晶シリコン膜 13、を順次エッチングする。この結果、基板10上 には第1のゲート絶縁膜としての熱酸化膜12を介 して第1の多結晶シリコン膜13~で構成された浮 遊ゲート電極13が形成される。また、浮遊ゲート

荷が抜け難いように各膜厚が設定された酸化膜 15、 窒化膜 16及び酸化膜 17の ON O構造が存在し、また、浮遊ゲート電極 13に近い酸化膜 15が窒化膜 14 の酸化で得られた膜質の良好なものとなっている。 従って、浮遊ゲート電極 13に 蓄積された電子が制 御ゲート 18へ時間とともに抜けることが有効に 防止される。すなわち、長期保持特性の優れた CPRON セルを形成できる。

第3図は300で高温放置における電荷保持特性の一例を示している。同図から明らかなように、電荷保持時間について本発明は従来に比べ約2倍となっている。

なお、前記実施例はEPROM について述べているが、EBPROMその他の不揮発性記憶装置について有効であることは言うまでもない。

【発明の効果】

以上、説明したように本発明によれば次のような効果を奏する。


浮遊ゲート電極及び制御ゲート電極間の層間 絶録膜が窒化膜、酸化膜、窒化膜及び酸化膜から 構成されているので、浮遊ゲート 超極側の酸化膜の膜質が向上する。従って、このような 4 層構造の各膜の膜厚をそれぞれ最適化することにより 他 荷保持特性の向上が達成できる。


4. 図面の簡単な説明

第1図は本発明の一実施例に係わる不即発性 半導体記憶袋置を示す断面図、第2図は本発明を 紫外線消去型 EPROM に実施した場合の製造工程を 示す断面図、第3図は300℃高温放置における 電荷保持特性を示す図である。


13…浮遊ゲート電極、14…シリコン窓化膜、 15…シリコン酸化膜、18…シリコン窒化膜、 17…シリコン酸化膜、18…制御ゲート電極。

出願人代理人 弁理士 鈴 江 武 彦







第 2 図




第 1 図





第 2 図



第 3 図